天津理工大学学报

2007, No.84(04) 40-42

[打印本页] [关闭]
本期目录(Current Issue) | 过刊浏览(Past Issue) | 高级检索(Advanced Search)

基于硬件描述语言(VHDL)的数字时钟设计
Digital clock design based on the hardware description language(VHDL)

刘君;常明;秦娟;张晟;耿璐;

摘要(Abstract):

VHDL作为一种硬件描述语言,可用于数字电路与系统的描述、模拟和自动设计与仿真等,是当今电子设计自动化的核心技术.本文使用VHDL语言设计了一个数字时钟电路,给出了设计该数字系统的流程和方法.本设计方法具有硬件描述能力强,设计方法灵活,便于修改等优点,大大降低了数字系统设计的难度,提高了工作效率.

关键词(KeyWords): 硬件描述语言;VHDL;数字电路设计

Abstract:

Keywords:

基金项目(Foundation): 天津市高等学校科技发展基金(2004BA05)

作者(Author): 刘君;常明;秦娟;张晟;耿璐;

Email:

扩展功能
本文信息
服务与反馈
本文关键词相关文章
本文作者相关文章
中国知网
分享